

基于 PXA27x 的摄像头系统的设计与实现

雷圣, 吴 宁, 葛 芬, 张 颖

(南京航空航天大学 信息科学与技术学院, 江苏 南京 210016)

[摘要] 在基于 XScale 架构的处理器 PXA27x 及 Windows CE 操作系统平台上, 分析了 Quick Capture 接口的结构及显示原理, 并给出了摄像头的硬件电路设计. 采用 Windows CE 流接口驱动模型, 讨论了驱动程序的框架和摄像头的工作状态划分, 并详细介绍了 DMA 中断采集图像的实现原理. 采集的图像帧连续显示在 LCD 控制器的 Overlay 窗口上, 完成实时预览. 经过验证, 系统可以正常采集、传输和显示图像.

[关键词] PXA27x, Windows CE, Quick Capture, 设备驱动, DMA

[中图分类号] TP391 [文献标识码] A [文章编号] 1672-1292(2010)04-0080-04

Design and Realization of Camera System Based on PXA27x

Ding Changsheng Wu Ning Ge Fen Zhang Ying

(College of Information Science and Technology, Nanjing University of Aeronautics and Astronautics, Nanjing 210016, China)

Abstract On the platform consisted of PXA27x processor based on the XScale architecture and Windows CE operating system, this paper analyzes the structure and display principle of the Quick Capture interface, and presents the hardware circuit design of the camera. The paper uses Windows CE stream interface driver model to discuss the framework of driver and the working state division of camera, and presents the realization principle of image collection using DMA interrupt in detail. Collected image frames are displayed in the Overlay window of the LCD controller continuously, and then realtime preview is completed. The system can properly collect, transmit and display images through verification.

Key words PXA27x, Windows CE, Quick Capture, device driver, DMA

随着嵌入式技术的飞速发展, 视频捕捉在消费电子市场上的应用日趋广泛. 但由于通用 RISC 处理器的速度有限, 在处理图形数据方面显得力不从心, 导致嵌入式系统的摄像头分辨率低、色深低、数据传送速度慢, 无法满足人们对于捕捉高质量图片和视频的需求^[1-3].

PXA27x 系列嵌入式处理器是 Intel 发布的面向移动电话和掌上电脑的 XScale 架构的处理器系列, 最高主频达 624 MHz. 该处理器整合了快速捕捉接口 (Quick Capture Interface, QCI) 技术^[2], 为成像设备提供接口, 支持 400 万像素数码相机; 并能提供最大 41.6 Mbps 的数据传输速率, 足够应付高分辨率下任何照片的拍摄和传输等工作^[3].

本文基于 Windows CE 5.0 操作系统, 采用 PXA27x 处理器的 Quick Capture 技术控制摄像头模组采集图像及图像的实时传输, 并控制 LCD 预览显示.

1 硬件电路设计

1.1 Quick Capture 显示原理

QCI 具有的特点包括: 支持 8、9、10 位的并行数据及 4、5 位的串行数据传输; 支持预处理模式和原始格式, 包括常见的 RGB 色彩格式及 YCbCr 4:2:2 格式; 支持可编程的垂直、水平分辨率, 最大可至 2048 × 2048 两个 8 入口和一个 16 入口的 64 位 FIFO 缓冲; 主时钟输出在 196.777 kHz 和 53 MHz 之间可编程; 支持 FIFO 溢出、行终止、帧终止的可编程中断; 可编程的帧捕捉率.

PXA27x 处理器的 LCD 控制器支持 Overlay 功能. Overlay 指的是可以在背景图像的指定位置上再叠

加 1 个新的图像. 整个叠加过程 (包括色彩转化) 均由硬件完成, 速度快且不消耗 CPU 资源. 当一帧图像传输完成后, 通过 DMA 控制器将 3 个 FIFO 中的图像数据拷贝到 LCD 控制器 Overlay 窗口的帧缓冲中, 实现图像的实时显示.

PXA 27x 处理器的 LCD 控制器提供了 1 个硬件光标和 3 个可叠加图像窗口, 分别是背景、Overlay1 和 Overlay2 窗口, 且各自有独立的帧缓冲. 其中 Overlay2 窗口支持直接显示 YCbCr 色彩. 在本系统中, 背景窗口显示正常的 Windows CE 操作系统及应用程序界面, 由 Overlay2 窗口显示预览图像.

QCI 包含有 3 个 FIFO. 当摄像头模组输出 YCbCr 格式图像时, QCI 在主时钟及同步时钟控制下, 从数据线接收图像并填充至相应 FIFO 中, 3 个 FIFO (FIFO0 ~ FIFO2) 分别同时采集亮度 Y 和色差 Cb、Cr 数据.

1.2 硬件设计

本设计采用 I²C 总线控制 Omnivision 公司的 COMS 感光芯片 OV9650 模组采集图像^[3], 由 QCI 实现图像数据的传输, 并通过 Overlay2 窗口实时显示.

SCCB 接口兼容 I²C 控制协议, 仅有细微差别. OV9650 提供了 170 个 8 位的寄存器, 分别用于控制图像格式、曝光和增益等参数. 通过 SCCB 总线可以方便地实现对工作寄存器的读写. 摄像头硬件电路设计如图 1 所示.

PXA 27x 处理器的 D0~D7 对应 OV9650 的 D2~D9 输出 (D0~D1 作为 10 位 RGB 数据的低 2 位), MCLK 由 QCI 输出, 作为摄像头模组的主时钟; PCLK、VSYNC、HREF 信号则由摄像头输出, 分别作为像素时钟、场同步和行同步信号. PXA 27x 通过 I²C 控制器实现对 ZT130G1 寄存器的读写, 从而控制图像格式等参数. 另外, 由 PXA 27x 的 2 个 GPIO 作为摄像头的复位和低能耗控制信号, 当摄像头处于空闲状态时, 可以通过设置 PDWN 为高电平; 否则应设置为正常状态, 将 PDWN 设为低电平.

OV9650 模组电源部分包括 DVDD、DOVDD、AVDD、AGND 和 DGND, 分别接 1.8 V、3.3 V、2.66 V、模拟地和数字地. 本系统中, 数字地和模拟地同接数字地. 3.3 V 分成 3 路: 一路直接与 DOVDD 信号线相连; 第二路经开关二极管降压至 2.66 V 与 AVDD 相连; 第三路经 LT1763-1.8 稳压器, 输出 1.8 V 至 DVDD.

2 驱动程序设计与实现

2.1 驱动程序设计

摄像头驱动程序采用 Windows CE 流接口模式设计^[7]. 根据硬件电路连接, 摄像头驱动程序采用层次化设计方法, 其框架如图 2 所示.

驱动程序总体上分为两大层次, MDD 层向上层应用提供统一的流接口函数; PDD 层则与底层硬件相关, 包括 OV9650 和 PXA 27x 两部分.

流接口层实现了上层应用程序调用时需要的 10 个流接口函数, 设备名为 “CAM”. 功能函数层封装了对摄像头的各种操作, 比如格式设置、启动预览和拍照等. OV9650 部分主要实现对 OV9650 模组的直接控制, 比如定义图像格式等. PXA 27x 部分是驱动程序的核心, 它主要实现了对 DMA 传输的控制和中断处理过程. 一帧图像传输完毕后, 进入 DMA 中断, 并由中断处理线程将 QCI 的 FIFO 中采集的图像数据拷贝到 Overlay2 帧缓冲中. 底层的 4 个模块, 完成底层控制器时序配置, 如 I²C 部分实现了




图 1 摄像头硬件设计
Fig.1 Camera hardware




图 2 摄像头驱动程序框架
Fig.2 Framework of camera driver

IC 总线通信.

驱动程序设计时将摄像头划分为 5 种工作状态, 分别是正常、就绪、摄像、拍照和暂停状态, 各状态之间的相互转化如图 3 所示.

系统上电启动时, 设备管理器自动调用摄像头初始化函数 CAM_Init 置输入 PWDN 为高电平, OV9650 工作于低功耗模式. 准备 DMA 缓冲区, 就是动态申请传输一帧图像所需的 DMA 描述符及图像存储空间; 此时, OV9650 切换至正常状态.

摄像预览时, 首先能使 Overlay2 窗口启动 DMA 传输, 并在 DMA 中断到来后, 填充 Overlay2 窗口帧缓冲. 图片拍照时, 驱动程序返回一帧图像数据至应用层, 由应用层转化成 RGB 格式并存盘. 暂停预览, 也即停止 DMA, 禁用 Overlay2 窗口. 关闭摄像头时, 缓冲区被释放, QCI 处于非工作状态, 同时 OV9650 重新进入低功耗模式.

2.2 图像的 DMA 传输

摄像预览时, 摄像头输出 QVGA、YCbCr 4:2:2 格式, 帧率为 15 fps 由于图像数据量较大, 使用查询或中断方式会大量消耗 CPU 资源, 因此需要采用 DMA 模式传输图像.

一帧图像的数据量大小 F 计算如下: $F = 320 \times 240 \times 2 = 153\,600\text{Bytes}$

由于图像数据流比较大, 驱动程序中根据实际图像格式, 动态申请 DMA 存储空间, 并将 DMA 描述符串接成链后分成多次传输. DMA 描述符链表结构如图 4 所示.

描述符链表分为 Real 和 Phantom Descriptor 两部分, 两者长度相同. Real Descriptor 对应的内存区用于存储实际的图像数据, 分为 3 块, 分别用于存储 Y、Cb 和 Cr 分量数据. 相应的, 描述符链表也分为 3 块, 且与内存区一一对应, 都指向同一块区域. 当存储区已满且没有加入新的存储区时, 将循环图像数据存放(覆盖)在 Phantom 存储区, 保证描述符链的连续性. Real Descriptor 的长度由图像大小及单次传输的字节数决定. 驱动中设置描述符单次传输量为 4 kB, 则 Y(亮度)描述符的长度计算如下:

$$L = (F/2) / 4\text{K}$$

Y、Cb 和 Cr 的传输量分别为 $F/2$ 、 $F/4$ 和 $F/4$ 且实际计算时, 需要以 4 kB 对齐.




图 4 DMA 描述符链表
Fig.4 The DMA descriptor linked list

当 FIFO 中的数据满 4 kB 后, QCI 申请 DMA 传输. 一帧图像在传输时, 当前一个描述符传输完成后, 紧接着开始下一个描述符的传输. 描述符组链时, 每个描述符对应的 DDADR、DSADR、DTADR、DCMD 寄存器都需要进行赋值. 一帧图像的最后一个描述符, 能使 DCMD 寄存器中断, 并申请 DMA 中断.

其中, DDADR 表示描述符的物理地址. DSADR 为 DMA 传输源地址, 也即 QCI 寄存器 CIBRQ 1 和 2 它们分别存储 3 个 FIFO 中采集的图像数据. DTADR 为图像存储区, 用于存储一帧图像数据. DCMD 用于设置每次传输的数据量、地址增量等.

PXA27x 处理器的 DRCMR68、69 和 70 寄存器分别对应 QCI 的 3 个 FIFO (Y、Cb 和 Cr) 满阈值时映射的 DMA 通道, 驱动程序中使用通道 16、17 和 18 分别用于传输 Y、Cb 和 Cr 的图像数据.




图 3 摄像头状态转化
Fig.3 Conversion of camera states

为保证相邻帧传输的连续性,驱动程序中使用 3条描述符链.它们首尾相接,构成一条总链表.一帧图像传输完成后,将当前链加入到总链表末端,并继续下一帧传输.

3 视频预览测试

本文采用 VS2005集成环境,基于 MFC 平台,设计了一个相对简单的 Demo对话框程序,用于演示图 3所示的工作状态转换.对话框有 5个按钮: Prepare、Preview、Capture、Pause和 Shutdown Demo程序的执行流程如下:

- (1) 程序启动, CreateFile打开摄像头驱动,初始化预览及拍照格式.
- (2) Prepare按钮,获取 Overlay2窗口帧缓冲地址,设置 QCIF和 OV9650图像格式,再通知驱动准备 DMA 缓冲区及描述符链表,使摄像头进入就绪状态.
- (3) Preview 按钮,能使 Overlay2窗口开启 DMA 传输.
- (4) Capture按钮,一帧图像采集完成后,将 YCbCr 格式转化成 RGB数据,添加 BMP文件头并存盘.
- (5) Pause按钮,停止预览,禁用 Overlay2窗口.
- (6) Shutdown按钮,关闭摄像头.

摄像预览时, LCD 工作频率为 104MHz, MCLK 输出频率为 24MHz, 监测 PCLK 频率为 24MHz, 预览效果如图 5所示.



图 5 摄像预览

Fig.5 Video preview

4 结论

本文介绍了在基于 Windows CE 及 PXA 27x的嵌入式系统平台上,采用 Quick Capture技术控制摄像头进行图像采集的解决方案,详细讨论了 OV9650模组在平台上的软硬件设计过程. PXA 27x实际处理能力非常强大,在实际应用中,使用该解决方案,提高摄像头硬件处理能力,最高可流畅处理 320万像素、帧频 30fps的视频数据.测试表明,该方案稳定可靠,适用于多种手持设备的视频采集.

[参考文献] (References)

- [1] 侯冬晴, 武林, 赵金. 基于 PXA 27x的 LCD显示系统设计 [J]. 仪器仪表学报, 2005, 26(8): 399-400
Hou Dongqing, Wu Lin, Zhao Jin. Design of LCD display system based on intel PXA 27x [J]. Chinese Journal of Scientific Instrument, 2005, 26(8): 399-400 (in Chinese).
- [2] 周念念, 赵岳松. 基于 QuickCapture技术的摄像头驱动方案 [J]. 单片机与嵌入式系统应用, 2005(1): 50-52
Zhou Nannian, Zhao Yuesong. Camera driver solution based on quick capture technology [J]. Microcontroller & Embedded System, 2005(1): 50-52 (in Chinese).
- [3] 杨晓健. 基于 ARM 9的嵌入式视频采集系统设计 [J]. 西安工程大学学报, 2010, 24(2): 208-212
Yang Xiaojian. Design of an embedded video acquisition system based on ARM9 [J]. Journal of Xi'an Polytechnic University, 2010, 24(2): 208-212 (in Chinese).
- [4] 傅曦, 陈黎, 董磊, 等. Windows CE嵌入式开发入门——基于 Xscale构架 [M]. 北京: 人民邮电出版社, 2006
Fu Xi, Chen Li, Dong Lei, et al. Introduction to Windows CE Embedded System Development —— Based on Xscale Framework [M]. Beijing: Posts and Telecom Press, 2006 (in Chinese).
- [5] 何宗键. Windows CE嵌入式系统 [M]. 北京: 北京航空航天大学出版社, 2006
He Zongjian. Windows CE Embedded System [M]. Beijing: Beijing University of Aeronautics and Astronautics Press, 2006 (in Chinese).
- [6] 杨侃, 孙尧. 基于 S3C44B0嵌入式系统的 SCCB设计与实现 [J]. 现代电子技术, 2008(22): 183-186
Yang Kan, Sun Yao. Realization and design of SCCB based on S3C44B0 embedded system [J]. Modern Electronics Technique, 2008(22): 183-186 (in Chinese).
- [7] 周建设. Windows CE设备驱动及 BSP开发指南 [M]. 北京: 中国电力出版社, 2009.
Zhou Jianshe. Windows CE Device Driver and BSP Developer's Guide [M]. Beijing: China Electronic Power Press, 2009. (in Chinese).

[责任编辑: 刘 健]