[1]尹晓琦,殷奎喜,赵华,等.基于半随机矩阵的LDPC编码器的Verilog HDL设计[J].南京师范大学学报(工程技术版),2006,06(02):034-37.
　YIN Xiaoqi,YIN Kuixi,ZHAO Hua,et al.Design of Encoder for Low Density Parity Check Codes in Verilog HDL based on Half Random Matrix[J].Journal of Nanjing Normal University(Engineering and Technology),2006,06(02):034-37.
点击复制

基于半随机矩阵的LDPC编码器的Verilog HDL设计
分享到：

南京师范大学学报（工程技术版）[ISSN:1006-6977/CN:61-1281/TN]

卷:
06卷
期数:
2006年02期
页码:
034-37
栏目:
出版日期:
2006-06-30

文章信息/Info

Title:
Design of Encoder for Low Density Parity Check Codes in Verilog HDL based on Half Random Matrix
作者:
尹晓琦;殷奎喜;赵华;柯伟;
南京师范大学物理科学与技术学院
Author(s):
YIN Xiaoqi; YIN Kuixi ; ZHAO Hua ; KE Wei
School of Physical Science and Technology, Nanjing Normal University, Nanjing 210097, China; Department of Electronics and Information Engineering, Huaiyin Institute of Technology, Huaian 223001, China
关键词:
LDPC码;  半随机校验矩阵;  Quartusll5．0;  VerilogHDL
分类号:
TN762
摘要:
低密度奇偶校验码(Low-Density-Parity-Checkcodes,LDPC码)是第四代通信系统强有力的竞争者,是一种逼近香农限的线性分组码,译码的复杂度较低;其直接编码运算量较大,通常具有码长的二次方复杂度．介绍了如何构造线性的编码,以降低LDPC码的编码复杂度;研究并设计了用大规模集成电路去实现一个LDPC码的编码．以(6,2,3)码为例,采用基于半随机校验矩阵的编码方法,以控制编码运算量为线性复杂度,并在QuartusII5．0软件平台上采用基于CPLD的Veril- ogHDL语言编程仿真实现了编码的过程,给出了编码的结构图和仿真波形,为LDPC码的硬件实现和实际应用提供了依据．

备注/Memo

备注/Memo:
地理信息科学江苏省重点实验室开放基金资助项目(JK20050304)．
更新日期/Last Update: 2013-04-29